上拉电阻和下拉电阻

上拉电阻和下拉电阻是用接在数字电路中输入端口或输出端口的电阻。

上拉电阻一般是一端接电源，一端接芯片管脚的电阻，“上拉”就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用；下拉电阻一般是指一端接芯片管脚一端接地的电阻。“下拉”是将不确定的信号通过一个电阻钳位在低电平。

“上拉”是对器件注入电流，“下拉”是输出电流，电流强弱只是上拉电阻的阻值不同，没有什么严格区分。有些芯片内部集成了上拉电阻，所以外部就不用上拉电阻了。但是有一些开漏的，外部必须加上拉电阻。

上拉电阻和下拉电阻的作用：
1、一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
3、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
4、当TTL电路驱动CMOS电路时，如果电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
5、OC门电路必须使用上拉电阻，以提高输出的高电平值。
6、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
7、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力。
8、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
9、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制反射波干扰。

上拉电阻阻值的选择原则:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理。

在电路中，对于上拉电阻和下拉电阻来说，只针对输入端口与输出端口，其他都不算，具体还要看电路，不能一看到电阻一只引脚与IC相连，另外一只引脚于电源或者地相连就认为是上拉电阻或者下拉电阻。